What & How & Why

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录前一修订版
cs:comp_n_arch:courses:fnti_i:week_3 [2025/04/10 14:59] – [Sequential Logic 的优势] codingharecs:comp_n_arch:courses:fnti_i:week_3 [2025/04/10 15:02] (当前版本) – [Clock & Delay] codinghare
行 21: 行 21:
 来保证每个长度周期结束前逻辑门能够成功的完成计算,从而实现“忽略”延迟的效果。这也模拟了离散情况下的瞬时逻辑的概念( 来保证每个长度周期结束前逻辑门能够成功的完成计算,从而实现“忽略”延迟的效果。这也模拟了离散情况下的瞬时逻辑的概念(
 如果以 clock 单元为单位,那么逻辑门的计算就是瞬时完成的) 如果以 clock 单元为单位,那么逻辑门的计算就是瞬时完成的)
 +<WRAP center round box 100%>
 +所谓的灰色区域指的是电路中最长路径传播的 delay (//Critical Path//)。clock 的周期需要稍微长于该区域,是因为 delay 在现实电路中
 +会受到很多因素的影响从而导致变化(比如温度,电压)等等。因此我们需要设计出一定量的冗余来保证逻辑计算有足够的时间来达到稳定状态。
 +</WRAP>
 +
 ==Sequential Logic 的优势== ==Sequential Logic 的优势==
   * 逻辑门计算中,如果输入与输出发生在同一个 clock 单元,那么我们称这种逻辑为 //Combinatorial//,即 ''out[t] = function(in[t])''   * 逻辑门计算中,如果输入与输出发生在同一个 clock 单元,那么我们称这种逻辑为 //Combinatorial//,即 ''out[t] = function(in[t])''